논리 회로 예제

조합 논리 회로 설계는 다음 단계를 포함조합 논리 회로에 대한 설계 절차는 문제 사양으로 시작하고 다음 단계를 포함: 최종 표현식, B(A +C), 원래보다 훨씬 간단, 아직 동일한 기능을 수행합니다. 이를 확인하려면 두 식 모두에 대해 진실 테이블을 생성하고 두 회로모두에 대해 A, B 및 C의 8가지 논리 상태 조합에 대해 Q의 상태(회로 출력)를 결정할 수 있습니다. 두 개의 진실 테이블은 동일해야 합니다. 당신이 볼 수 있듯이, 감소 된 회로는 원래보다 훨씬 간단하지만 동일한 논리 적 기능을 수행 : 전기 기계 릴레이 회로, 일반적으로 느린되고, 작동하기 위해 더 많은 전력을 소비, 더 많은 비용, 짧은 평균 수명을 갖는 반도체보다 부울 단순화로 큰 이점을 얻을 수 있습니다. 예제 회로를 생각해 봅시다: 물론 이 회로는 원본보다 훨씬 간단하며 5개가 아닌 두 개의 논리 게이트만 있습니다. 이러한 부품 감소는 더 높은 작동 속도(입력 신호 전환에서 출력 신호 전이까지의 지연 시간 감소), 전력 소비 감소, 비용 절감 및 신뢰성 향상을 초래합니다. 단순화의 첫 번째 단계는 이 회로에 대한 부울 식을 작성하는 것입니다. 이 작업은 각 게이트의 출력에 서브 식을 작성하여 시작하면 각 게이트에 대한 각각의 입력 신호에 대응하는 단계별로 쉽게 수행됩니다. OR 게이트는 부울 추가와 동일하지만 AND 게이트는 부울 곱셈과 동일합니다. 예를 들어 처음 세 개의 게이트의 출력에 하위 표현식을 작성합니다: webmaster@logiccircuit.org 저에게 연락하여 도움을 줄 수 있다면 시작하는 방법에 대한 지침을 얻으십시오.

아래 예제에서 출력을 관찰하도록 입력을 변경합니다. 연산 복잡성 이론 및 회로 복잡성에서 부울 회로는 디지털 로직 회로의 수학적 모델입니다. 공식 언어는 부울 회로 의 가족에 의해 결정 될 수있다, 각 가능한 입력 길이에 대한 하나의 회로. 부울 회로는 디지털 전자 제품의 조합 논리를 위한 공식 모델로도 사용됩니다. 부울 회로는 멀티플렉서, 가산기 및 산술 논리 단위를 포함하여 컴퓨터 엔지니어링에 사용되는 많은 디지털 구성 요소에 대한 모델을 제공합니다.